Il MOSFET nanometrico: saturazione della velocità, sotto soglia e variabilità
Saturazione della velocità, effetti di canale corto e DIBL, pendenza sotto soglia di 60 mV per decade dimostrata, fine della riduzione della tensione, variabilità.
Il modello del MOSFET con la legge quadratica (lezione sul MOSFET di Dispositivi elettronici) descrive bene i transistor di qualche micrometro. Nei transistor di oggi, con canali di poche decine di nanometri, compaiono effetti nuovi che cambiano le regole del progetto digitale e analogico. In questa lezione vediamo la saturazione della velocità, gli effetti di canale corto, la conduzione sotto soglia con la dimostrazione del limite di 60 mV per decade, le sue conseguenze sulla tensione di alimentazione, e la variabilità.
La saturazione della velocità
Nel modello classico gli elettroni nel canale si muovono con velocità proporzionale al campo elettrico,
. Ma il campo in un canale di 20 nm con 0,8 V è di decine di kilovolt per centimetro, e oltre circa
V/cm la velocità non cresce più: satura a circa
cm/s, perché gli elettroni cedono l’energia al reticolo. La corrente non cresce più con il quadrato della tensione di comando, ma circa linearmente:
![]()
con
la capacità del gate per unità di area. La conseguenza è che accorciare ancora il canale non aumenta più la corrente come prima, e anche il guadagno dei circuiti analogici, legato alla transconduttanza, ne risente.
Gli effetti di canale corto
Quando il canale è corto, la tensione di drain influenza la barriera di potenziale vicino al source, che dovrebbe essere controllata solo dal gate. Ne nascono:
- la diminuzione della barriera indotta dal drain (DIBL): la tensione di soglia scende all’aumentare di
, e la corrente da spento cresce; - la modulazione della lunghezza di canale: in saturazione la corrente continua a crescere con
, e la resistenza d’uscita del transistor è bassa. Il guadagno intrinseco
, che nei transistor di qualche micrometro era di alcune centinaia, scende a 10-20.
Il rimedio è dare al gate un controllo più forte sul canale: isolanti ad alta costante dielettrica, e soprattutto le strutture FinFET e gate-all-around (lezione sul processo).
La conduzione sotto soglia
Sotto la tensione di soglia il transistor non è spento del tutto: gli elettroni che superano la barriera per agitazione termica producono una corrente che cresce esponenzialmente con la tensione di gate, come in un diodo.
Teorema. La pendenza sotto soglia, cioè l’aumento di
necessario per moltiplicare per dieci la corrente, vale
![]()
con
, e quindi non può scendere sotto 60 mV per decade a temperatura ambiente.
Dimostrazione. La corrente sotto soglia è dominata dagli elettroni con energia sufficiente a superare la barriera tra source e canale. Per la statistica di Boltzmann la loro densità è proporzionale a
, dove
è il potenziale superficiale del canale. Il gate controlla
attraverso un partitore capacitivo tra la capacità dell’ossido e quella della regione svuotata, quindi
varia come
, con
. La corrente è allora
. Moltiplicarla per 10 richiede
aumentato di
, cioè
. Con
mV a 300 K,
mV. ∎

La fine della riduzione della tensione
Il risultato ha una conseguenza enorme. Un transistor spento deve condurre molto meno di uno acceso: tipicamente servono 5-6 decadi di rapporto tra corrente accesa e spenta. Con 60-80 mV per decade, la tensione di soglia non può scendere sotto 0,3-0,4 V, e quella di alimentazione sotto 0,7-0,8 V. Ogni 60-80 mV in meno di soglia moltiplicano per dieci la corrente di perdita, che in un chip con miliardi di transistor diventa la potenza statica (lezione sull’energia di Architettura dei calcolatori). Per questo la tensione di alimentazione, scesa da 5 V a circa 1 V tra il 1990 e il 2005, da allora è quasi ferma, ed è finita la legge di Dennard.
Superare i 60 mV per decade richiederebbe un meccanismo diverso dalla barriera termica: i transistor a effetto tunnel e quelli a capacità negativa sono oggetto di ricerca, ma non ancora di produzione.
La variabilità
In un transistor di 20 nm per 20 nm ci sono poche decine di atomi droganti nel canale, e il loro numero e la loro posizione cambiano da un transistor all’altro: la tensione di soglia varia casualmente anche tra transistor uguali e vicini. A questo si aggiungono le irregolarità dei bordi disegnati dalla litografia e lo spessore degli strati. La variabilità obbliga a progettare con margini: le memorie SRAM, che usano i transistor più piccoli possibili, devono funzionare anche con il transistor peggiore tra miliardi, e nei circuiti analogici l’accoppiamento tra transistor diventa un parametro di progetto (lezione su rumore e accoppiamento).





