Ritardi nei circuiti integrati: Elmore e logical effort
Ritardo di Elmore delle reti RC, sforzo logico ed elettrico, ritardo minimo di un percorso dimostrato con la media geometrica, numero ottimo di stadi, catena di invertitori.
Quanto è veloce una porta logica, e come si dimensionano i transistor per pilotare un carico grande nel minor tempo possibile? Le simulazioni danno risposte precise, ma per progettare servono modelli semplici che indichino la direzione giusta. In questa lezione vediamo il ritardo di Elmore delle reti RC, il modello del logical effort per il ritardo delle porte, la dimostrazione di come si minimizza il ritardo di un percorso distribuendo lo sforzo in parti uguali, e un esempio con una catena di invertitori.
Il ritardo di Elmore
Una porta che commuta carica o scarica le capacità a valle attraverso la resistenza dei suoi transistor e dei collegamenti: una rete RC. Per una rete ad albero alimentata da un gradino, una stima molto usata del ritardo verso il nodo 
è il ritardo di Elmore
![\[ t_{D,i} = \sum_k R_{ik}\,C_k \]](https://www.electronics-engineering.com/wp-content/ql-cache/quicklatex.com-2edc3edbe6be52d91a683b5e81a1652e_l3.png "Rendered by QuickLaTeX.com")
dove la somma è su tutte le capacità 
della rete e 
è la resistenza del tratto di percorso in comune tra il percorso dalla sorgente al nodo e quello dalla sorgente al nodo 
. Per una catena di 
tratti, con resistenze 
e capacità 
, diventa 
: ogni capacità è caricata attraverso tutte le resistenze che la precedono.
L’idea è che ogni capacità, per caricarsi, fa passare la propria carica attraverso le resistenze in comune con il percorso osservato, e ciascuna vi produce una caduta che ritarda il nodo. Matematicamente il ritardo di Elmore è il primo momento della risposta all’impulso della rete, ed è un limite superiore del ritardo al 50 %: impreciso nei dettagli, ma semplice, additivo e quasi sempre nel verso giusto, perfetto per confrontare alternative.
Il modello del logical effort
Il ritardo di una porta, misurato in unità 
(il ritardo di un invertitore ideale che pilota un invertitore uguale), si scrive
![\[ d = g\,h + p \]](https://www.electronics-engineering.com/wp-content/ql-cache/quicklatex.com-ca72937ada2034a6c7c07a005094715c_l3.png "Rendered by QuickLaTeX.com")
è lo sforzo elettrico (fan-out elettrico): quanto carico pilota rispetto alla propria capacità d’ingresso;
è lo sforzo logico: quanto la porta è peggiore di un invertitore nel produrre corrente a parità di capacità d’ingresso. Vale 1 per l’invertitore, 4/3 per una NAND a due ingressi, 5/3 per una NOR a due ingressi, perché i transistor in serie vanno allargati per dare la stessa corrente;
è il ritardo parassita, dovuto alla capacità propria dell’uscita: circa 1 per l’invertitore, 2 per la NAND a due ingressi.
Il prodotto 
è lo sforzo di stadio.
Il ritardo minimo di un percorso
Per un percorso di stadi si definisce lo sforzo di percorso 
, prodotto dello sforzo logico totale 
, dello sforzo elettrico totale 
e di un fattore 
per le diramazioni. 
non dipende da come si dimensionano le porte intermedie: è fissato dal carico finale, dalla capacità d’ingresso concessa e dalla logica.
Teorema. Il ritardo di un percorso di stadi con sforzo di percorso è minimo quando tutti gli stadi hanno lo stesso sforzo
![\[ f = F^{1/N} \]](https://www.electronics-engineering.com/wp-content/ql-cache/quicklatex.com-b92d363118851a058de9a301589590cb_l3.png "Rendered by QuickLaTeX.com")
e vale allora 
.
Dimostrazione. Il ritardo è 
, e il secondo termine non dipende dal dimensionamento. Il prodotto degli sforzi di stadio è fissato: 
, perché i carichi intermedi si semplificano tra uno stadio e il successivo. Per la disuguaglianza tra media aritmetica e media geometrica, 
, con uguaglianza solo se tutti gli 
sono uguali. Quindi 
è minima, e vale 
, quando ogni stadio ha sforzo 
. ∎
Si può anche scegliere il numero di stadi: minimizzando 
rispetto a si trova che lo sforzo di stadio ottimo è circa 3,6, in pratica tra 3 e 5. Aggiungere invertitori a un percorso troppo corto lo rende più veloce, e toglierli da uno troppo lungo pure.
Un esempio
Un segnale con capacità d’ingresso 
deve pilotare un carico 
, per esempio un bus lungo o un pad d’uscita. Con un solo invertitore il ritardo è 
. Con una catena di invertitori lo sforzo di percorso è 
; con 
stadi lo sforzo ottimo di ciascuno è 
, e ogni invertitore deve essere quattro volte più grande del precedente: 1, 4, 16, 64. Il ritardo totale è 
, quasi tredici volte meno. È il motivo per cui i buffer d’uscita e i circuiti che pilotano i clock sono catene di invertitori via via più grandi, e per cui un progettista esperto, guardando un percorso critico, cerca per prima cosa gli stadi con uno sforzo troppo diverso dagli altri.
