Logica CMOS: invertitore, porte logiche, consumo e miniaturizzazione

Quasi tutta l’elettronica digitale, dai microcontrollori ai processori dei telefoni e dei server, è costruita con una sola tecnologia: la CMOS (MOS complementare), che usa coppie di transistor nMOS e pMOS. Il suo pregio decisivo è che, a riposo, non consuma quasi niente. In questa lezione vediamo l’invertitore CMOS, come si costruiscono le porte logiche, da dove viene il consumo e come sono cresciuti i circuiti integrati.

L’invertitore CMOS

Un pMOS collegato tra l’alimentazione e l’uscita, un nMOS tra l’uscita e la massa, i due gate collegati insieme all’ingresso.

• Ingresso basso (0 V): l’nMOS è spento (), il pMOS è acceso (il suo gate è volt sotto il source). L’uscita è collegata a : alta.
• Ingresso alto (): l’nMOS è acceso, il pMOS spento. L’uscita è collegata a massa: bassa.

In entrambi gli stati stabili uno dei due transistor è spento, quindi tra alimentazione e massa non passa corrente: il consumo statico è nullo, a parte le piccole correnti di perdita. E le uscite arrivano esattamente a 0 e a , il che rende i livelli logici molto robusti.

La caratteristica di trasferimento

Nella zona di transizione entrambi i transistor conducono e sono in saturazione: lì il circuito è un amplificatore invertente con guadagno molto alto, e l’uscita passa da alta a bassa in un intervallo stretto di tensione d’ingresso. La soglia logica è il punto in cui , con le stesse correnti nei due transistor. Per averla a , il pMOS si fa più largo dell’nMOS, di circa il rapporto tra le mobilità, per compensare la lentezza delle lacune.

Il guadagno alto rende la logica rigenerativa: un segnale un po’ degradato all’ingresso esce ripulito, e i disturbi non si accumulano lungo una catena di porte. I margini di rumore dicono di quanto un livello può essere disturbato senza essere frainteso.

Le porte logiche

Ogni porta CMOS ha una rete di pull-down di nMOS verso massa e una rete di pull-up di pMOS verso l’alimentazione, complementari tra loro:

• NAND: nMOS in serie (l’uscita va a massa solo se tutti gli ingressi sono alti), pMOS in parallelo;
• NOR: nMOS in parallelo, pMOS in serie.

Le porte CMOS naturali sono invertenti; AND e OR si ottengono aggiungendo un invertitore. Con sole porte NAND, o sole NOR, si può costruire qualsiasi funzione logica: per questo si chiamano porte universali. Un flip-flop è fatto di porte retroazionate, e una cella di memoria SRAM di sei transistor: due invertitori ad anello e due transistor di accesso.

Il consumo dinamico

Il consumo avviene a ogni commutazione. L’uscita di una porta pilota una capacità : i gate delle porte successive e i collegamenti.

Teorema. Una porta che commuta con frequenza dissipa una potenza media

dove è la frazione di cicli in cui l’uscita passa da bassa ad alta (il fattore di attività).

Dimostrazione. Quando l’uscita sale, il pMOS carica da 0 a : dall’alimentazione esce la carica , cioè l’energia . Nel condensatore ne resta metà, ; l’altra metà è dissipata nella resistenza del pMOS, qualunque sia il suo valore. Quando l’uscita scende, l’nMOS scarica il condensatore e dissipa l’energia immagazzinata. In un ciclo completo si perde quindi , e con cicli al secondo si ottiene la formula. ∎

Esempio. Un processore con 100 nF di capacità commutata totale, V, 3 GHz e : W. La dipendenza dal quadrato della tensione spiega perché le alimentazioni sono scese da 5 V a meno di 1 V, e perché i processori abbassano tensione e frequenza quando il carico di lavoro è basso.

A questo si aggiungono la breve corrente di cortocircuito durante la transizione, quando i due transistor conducono insieme, e le correnti di perdita sotto soglia, che nei processi moderni sono una parte importante del consumo totale.

La velocità

Il ritardo di una porta è il tempo per caricare o scaricare la capacità d’uscita con la corrente del transistor: . Transistor più piccoli hanno capacità più piccole e quindi porte più veloci; tensioni più basse riducono il consumo ma anche la corrente, e quindi la velocità. Il progetto di un circuito digitale è un continuo compromesso tra questi due aspetti.

La miniaturizzazione

Per decenni le dimensioni dei transistor si sono ridotte di circa 0,7 volte ogni due anni circa, raddoppiando il numero di transistor per area: è la legge di Moore, un’osservazione del 1965 diventata una tabella di marcia dell’industria. Finché si riducevano insieme dimensioni e tensioni (scaling di Dennard), ogni generazione era più densa, più veloce e consumava meno per operazione.

Intorno al 2005 la tensione ha smesso di scendere, perché la soglia non si poteva abbassare senza aumentare troppo le perdite sotto soglia. La frequenza dei processori si è fermata a qualche gigahertz, e i transistor in più sono stati usati per avere più core. Per controllare meglio il canale, il gate è passato dal piano alla struttura tridimensionale FinFET (il canale è una pinna avvolta dal gate su tre lati) e poi gate-all-around, con il canale circondato completamente.

Come si fabbrica un circuito integrato

Su una fetta (wafer) di silicio monocristallino si ripete molte volte una sequenza di passi:

1. ossidazione o deposizione di uno strato (isolante, polisilicio, metallo);
2. fotolitografia: una resina fotosensibile viene esposta attraverso una maschera, e dopo lo sviluppo protegge solo alcune zone; nei processi più avanzati si usa luce ultravioletta estrema a 13,5 nm;
3. attacco (etching) delle zone non protette;
4. impiantazione ionica dei droganti e ricottura per attivarli.

I transistor si costruiscono negli strati più bassi; sopra ci sono fino a una quindicina di livelli di collegamenti metallici in rame, separati da isolanti. Alla fine il wafer viene collaudato, tagliato nei singoli chip e incapsulato.