Vai al contenuto
Elettronica Applicata

Convertitori digitale-analogico e analogico-digitale

DAC a scala R-2R con dimostrazione, ADC flash, ad approssimazioni successive con esempio passo per passo, sigma-delta e doppia rampa, INL, DNL, monotonicità e campionamento e tenuta.

4 min di lettura 0 commenti

Il mondo fisico è analogico, l’elaborazione è digitale: i convertitori fanno da ponte. Un convertitore digitale-analogico (DAC) trasforma un numero in una tensione; un convertitore analogico-digitale (ADC) fa il contrario. In Teoria dei segnali abbiamo visto cosa comportano campionamento e quantizzazione; in questa lezione vediamo come i convertitori sono fatti dentro, con il DAC a scala R-2R e le principali architetture di ADC, e come si leggono le loro specifiche.

Il DAC a scala R-2R

Un DAC a N bit deve produrre una tensione proporzionale al numero b_{N-1}\dots b_1b_0, cioè una somma pesata con pesi 1/2, 1/4, 1/8… Un sommatore con resistori di valori R, 2R, 4R, \dots funzionerebbe, ma per 12 bit servirebbero resistori in rapporto 2048 a 1, impossibili da realizzare con precisione. La scala R-2R usa solo due valori.

Convertitore digitale-analogico a scala R-2R con deviatori di corrente
La tensione di riferimento alimenta una scala di resistori R in serie, con un resistore 2R verso il basso da ogni nodo e un 2R di terminazione in fondo. Ogni ramo 2R finisce su un deviatore comandato da un bit, che lo collega alla massa oppure al nodo invertente dell’operazionale, a massa virtuale. L’operazionale con il resistore R in retroazione trasforma la somma delle correnti in tensione.

Teorema. In ogni nodo della scala la corrente che arriva si divide in due parti uguali; le correnti nei rami valgono \frac{V_{ref}}{2R}, \frac{V_{ref}}{4R}, \frac{V_{ref}}{8R}, \dots e l’uscita, con resistore di retroazione R, è

    \[ v_{out} = -V_{ref}\left(\frac{b_{N-1}}{2} + \frac{b_{N-2}}{4} + \dots + \frac{b_0}{2^N}\right) \]

Dimostrazione. I deviatori collegano ogni ramo 2R o alla massa o alla massa virtuale: in entrambi i casi il ramo termina a potenziale zero, quindi le correnti non dipendono dalla posizione dei deviatori. Partendo dal fondo, il nodo dell’ultimo bit vede verso destra la terminazione 2R e verso il basso il suo ramo 2R: in parallelo fanno R. Sommando la R di collegamento si ottiene 2R, e il nodo precedente vede di nuovo due 2R in parallelo. Ripetendo, ogni nodo vede verso destra esattamente 2R, uguale al suo ramo: la corrente in arrivo si divide in due metà uguali. Il primo nodo riceve V_{ref}/R e manda V_{ref}/(2R) nel ramo del bit più significativo, il successivo V_{ref}/(4R), e così via. Le correnti dei bit a 1 entrano nella massa virtuale e scorrono nel resistore di retroazione R. ∎

Contano solo i rapporti tra resistori uguali, che in un circuito integrato si ottengono con precisione altissima. Con V_{ref} = 5 V e 8 bit il passo (LSB) è 5/256 \approx 19{,}5 mV.

Gli ADC

Flash. 2^N - 1 comparatori confrontano l’ingresso con altrettante soglie, in parallelo: la conversione richiede un solo ciclo. Velocissimo (gigacampioni al secondo), ma il numero di comparatori raddoppia a ogni bit: si usa fino a 6-8 bit, negli oscilloscopi e nei ricevitori radio.

Approssimazioni successive (SAR). Una ricerca binaria: il convertitore prova il bit più significativo con un DAC interno, confronta con l’ingresso, tiene o scarta il bit, poi passa al successivo. N bit richiedono N confronti. È il compromesso più diffuso: 10-18 bit, da migliaia a decine di milioni di campioni al secondo, consumo basso. È l’ADC di quasi tutti i microcontrollori.

Esempio di conversione SAR. 8 bit, fondo scala 5 V, ingresso 3,1 V. Primo passo: 2,5 V (bit 7 = 1), l’ingresso è più alto, il bit resta. Secondo: 2,5 + 1,25 = 3,75 V, troppo, il bit 6 torna a 0. Terzo: 2,5 + 0,625 = 3,125 V, ancora troppo, 0. Quarto: 2,5 + 0,3125 = 2,8125 V, il bit 4 resta 1. Si prosegue così fino al bit 0 e si ottiene 158, cioè 158\cdot 5/256 \approx 3{,}086 V, l’ultimo livello sotto i 3,1 V.

Sigma-delta. Un quantizzatore di pochi bit a frequenza altissima, con il rumore spinto verso le alte frequenze e poi filtrato in digitale (lezione sulla quantizzazione di Teoria dei segnali): 16-32 bit per audio e misure di precisione, a velocità moderate.

Doppia rampa. Si integra l’ingresso per un tempo fisso, poi una tensione di riferimento nota fino a tornare a zero, contando il tempo. Lento ma molto preciso e insensibile ai disturbi a 50 Hz se il tempo di integrazione è un multiplo di 20 ms: è il convertitore dei multimetri.

Le specifiche

  • Risoluzione: il numero di bit, e quindi il passo LSB.
  • Non linearità integrale (INL): lo scostamento massimo della caratteristica reale dalla retta ideale, in LSB.
  • Non linearità differenziale (DNL): quanto ogni gradino differisce dal valore ideale di 1 LSB. Con DNL peggiore di −1 LSB un codice può mancare del tutto; un DAC con DNL maggiore di −1 LSB è garantito monotono (l’uscita non scende mai al crescere del codice), una proprietà essenziale nei sistemi di controllo.
  • Numero effettivo di bit (ENOB), ricavato dal rapporto segnale-rumore misurato (lezione sulla quantizzazione).
  • Velocità di campionamento e, per gli ADC, il circuito di campionamento e tenuta (sample and hold), che congela l’ingresso durante la conversione: un ADC SAR ha bisogno che l’ingresso resti fermo per tutti gli N confronti.

Un convertitore a 16 bit con un riferimento di tensione rumoroso o una massa disturbata dà meno bit utili di uno a 12 bit ben progettato: la precisione dipende quanto dal convertitore dalla qualità del riferimento, dell’alimentazione e del circuito stampato.

Articoli correlati

Subscribe
Notify of
guest
0 Comments
Oldest
Newest Most Voted
0
Would love your thoughts, please comment.x
()
x